Isaías Faria

Graduando Ciência da Computação - UFMG

Isaías Faria
 

Isaías Faria Silva, Graduando em Ciência da Computação pela Universidade Federal de Minas Gerais – UFMG. Usuário Linux, fiel aos softwares livres e apaixonado por tecnologia, música, séries e filmes.

Visitar site pessoal

Formação

  • Técnico em Informática Profissionalizante – UFV Campus Florestal;
  • Programação de Dispositivos Móveis – PRONATEC;
  • Administração em Redes – PRONATEC;
  • Introduction to Linux - Linux Fundation - 2014;
  • Graduando em Ciência da Computação - UFMG.

Projetos.

DESENVOLVIMENTO DE UM SOFTWARE LIVRE PARA A SISTEMATIZAÇÃO DA ASSISTÊNCIA DE ENFERMAGEM À CRIANÇA E ADOLESCENTE HOSPITALIZADOS E À GESTANTE DE ALTO RISCO.
    Professores Orientadores
  • Paula Gonçalves Bicalho - UFMG
  • Lívia de Souza P. de Errico - UFMG
  • José Augusto Miranda Nacif - UFV
  • Eunice Francisca Martins - UFMG
  • Bolsistas
  • Clarissa de Paula
  • Isaías Faria Silva

Sobre:

Esta proposta pretende aprimorar os processos para a assistência de enfermagem prestada à comunidade atendida em hospital pediátrico e ambulatório de atenção à gestante de alto risco, utilizando a tecnologia da Sistematização da Assistência de Enfermagem - SAE. O objetivo é desenvolver um software livre para a informatização dos processos e registros do processo de enfermagem.

Ano: 2014
Links:
www.ufmg.br www.ufv.br
ToPoliNano: A SYNTHESIS AND SIMULATION TOOL FOR NML CIRCUITS.
    Professor Orientador
  • Omar Paranaíba - UFMG
  • Bolsista
  • Thiago Rodrigues
  • Isaías Faria Silva

Sobre:

Many new emerging technologies are currently studied as possible substitute of CMOS transistors. Among these technologies one of the most interesting is the NanoMagnetic Logic (NML), which combines computation and memory in the same device. Although many works analyze this technology at the device level, an high level analysis on complex circuits is required to fully understand its potentialities. As an absolute novelty we present in this work a tool for automatic synthesis and simulation of NML circuits. Starting from a circuit described using VHDL language, the circuit physical layout is extracted, using all the technological constraints actually known. The circuit is then simulated using a behavioral model of the basic logic gates. This model is validated through micromagnetic low level simulations. Using ToPoliNano, which is highly modular and customizable, the possibility to explore and analyze realistic and complex NML circuits will be greatly improved.

Ano: 2015
Links:
www.ufmg.br NanoComp DCC - UFMG

Contato

 Belo Horizonte - MG
 (37) 9932-0108
isaiasfaria [ at ] dcc [dot] ufmg [dot] br